`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    20:05:35 07/21/2018 
// Design Name: 
// Module Name:    csa 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module csa_3_oparands(a,b,c,s,cout
    );
input [3:0] a,b,c;
output cout;
output [4:0] s;

wire c1,c2,c3,c4,c5,c6,c7,s1,s2,s3;
fa m1(a[0],b[0],c[0],s[0],c1,);
fa m2(a[1],b[1],c[1],s1,c2,);
fa m3(a[2],b[2],c[2],s2,c3,);
fa m4(a[3],b[3],c[3],s3,c4,);

ha h1(s1,c1,s[1],c5);
fa m5(s2,c2,c5,s[2],c6,);
fa m6(s3,c3,c6,s[3],c7,);
fa m7(1'b0,c4,c7,s[4],cout,);
endmodule