`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    22:51:14 05/20/2020 
// Design Name: 
// Module Name:    sorting 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module sorting(a1,a2,a3,a4,a5,a6,a7,a8,b1,b2,b3,b4,b5,b6,b7,b8
    );
input [15:0] a1,a2,a3,a4,a5,a6,a7,a8;
output [15:0] b1,b2,b3,b4,b5,b6,b7,b8;
wire [15:0] mxx1,mxx2,mxx3,mxx4,mx1,mx2,mx3,mx4,mx5,mx6,mx7,mx8,mx9,mx10,mx11,mx12,mx13,mx14,mx15,mx16;
wire [15:0] mnn1,mnn2,mnn3,mnn4,mn1,mn2,mn3,mn4,mn5,mn6,mn7,mn8,mn9,mn10,mn11,mn12,mn13,mn14,mn15,mn16;


BN m21(a1,a2,mnn1,mxx1);
BN1 m22(a3,a4,mnn2,mxx2);
BN m23(a5,a6,mnn3,mxx3);
BN1 m24(a7,a8,mnn4,mxx4);

BN m1(mnn1,mnn2,mn1,mx1);
BN m2(mxx1,mxx2,mn2,mx2);
BN1 m3(mnn3,mnn4,mn3,mx3);
BN1 m4(mxx3,mxx4,mn4,mx4);

BN m5(mn1,mn2,mn5,mx5);
BN m6(mx1,mx2,mn6,mx6);
BN1 m7(mn3,mn4,mn7,mx7);
BN1 m8(mx3,mx4,mn8,mx8);

BN m9(mn5,mn7,mn9,mx9);
BN m10(mx5,mx7,mn10,mx10);
BN m11(mn6,mn8,mn11,mx11);
BN m12(mx6,mx8,mn12,mx12);

BN m13(mn9,mn11,mn13,mx13);
BN m14(mn10,mn12,mn14,mx14);
BN m15(mx9,mx11,mn15,mx15);
BN m16(mx10,mx12,mn16,mx16);

BN m17(mn13,mn14,b1,b2);
BN m18(mx13,mx14,b3,b4);
BN m19(mn15,mn16,b5,b6);
BN m20(mx15,mx16,b7,b8);
endmodule